Toshiba un Western Digital Readying 128 slāņu 3D NAND zibspuldze



Toshiba and its strategic ally Western Digital are readying a high-density 128-layer 3D NAND flash memory. In Toshiba's nomenclature, the chip will be named BiCS-5. Interestingly, despite the spatial density, the chip will implement TLC (3 bits per cell), and not the newer QLC (4 bits per cell). This is probably because NAND flash makers are still spooked about the low yields of QLC chips. Regardless, the chip has a data density of 512 Gb. With 33% more capacity than 96-layer chips, the new 128-layer chips could hit commercial production in 2020-21.

BiCS-5 mikroshēmai, kā ziņots, ir 4 plakņu dizains. Tās die ir sadalīta četrās sekcijās jeb plaknēs, kurām katra var piekļūt neatkarīgi; pretstatā BiCS-4 mikroshēmām, kas izmanto 2 plakņu izkārtojumu. Kā ziņots, tas divkāršo rakstīšanas veiktspēju kanāla vienībā līdz 132 MB / s no 66 MB / s. Tiek ziņots, ka veidnē tiek izmantots arī CuA (shēma zem masīva), dizaina jaunievedums, kurā loģiskās shēmas atrodas viszemākajā “slānī” ar datu slāņiem, kas ir sakārtoti iepriekš, kā rezultātā tiek ietaupīti 15 procenti die-size lieluma. Ārsons Rakers, Wells Fargo augsto tehnoloģiju nozares tirgus analītiķis, lēš, ka Toshiba-WD raža uz 300 mm vafeles varētu sasniegt pat 85 procentus.
Source: Blocks & Files